Tecnología RISC dos perspectivas.

La tecnología RISC es, sin duda, la plataforma líder del mercado de estaciones de trabajo. Frente a otras soluciones CISC o propietarias, los procesadores RISC se han hecho con la porción de negocio más importante, gracias, principalmente, a su capacidad, potencia y rendimiento. Dentro de esta tecnología, dos son las opciones que más éxito han conseguido entre los usuarios: SPARC y PA-RISC. Ofrecemos a continuación sendos informes que recogen la evolución tecnológica de ambas plataformas, así como las estrategias desarrolladas por sus fabricantes para promocionar su uso. Toda vez que los firmantes de los artículos son las propias casas desarrolladoras de las arquitecturas analizadas (Sun y Hewlett-Packard), existe una apología inherente en cada caso. Hemos preferido que sea el lector el que, ante esta circunstancia, se convierta en juez de una polémica -la de las excelencias de cada procesador- sin que COMPUTERWORLD entre a valorar las características de dichas arquitecturas.

SPARC: tecnología y estrategia

El término RISC lo acuñó David Patterson en la Universidad de Berkeley. En 1983, al año de fundarse Sun Microsystems, Patterson entraba a formar parte del equipo de desarrollo de SPARC. En 1987, Sun lanzó una generación de sistemas basados en procesadores SPARC, apostando la compañía a una única arquitectura RISC y discontinuando otras arquitecturas (MC 68000 e INTEL). En 1989 el proceso estaba cerrado. Todos los sistemas Sun posteriores llevan tecnología RISC SPARC compatible.

A diferencia de otros diseños RISC, Sun hizo de SPARC una arquitectura abierta, publicando las especificaciones de arquitectura y de interfaces, con un royalty testimonial, 99 dólares. Este hecho ha propiciado que en este momento 11 fabricantes de semiconductores diseñen y fabriquen procesadores SPARC, que varias compañías estén aportando su innovación a SPARC, que la libre competencia esté fijando en este momento los precios, y que los chips SPARC sean los más económicos.

SPARC se diseñó teniendo en mente el modelo del PC. El crecimiento explosivo de éste vino de la disponibilidad de soluciones de terceros gracias a ofrecer estándares en el procesador, el bus de entrada/salida, el sistema operativo y el formato binario de los programas. SPARC define y ofrece como estándares abiertos las tecnologías clave para repetir el éxito de los PCs: Procesador SPARC, MBus para interconexión e intercambio de procesadores, SBus como bus de entrada/salida, y un formato estándar para las aplicaciones SPARC: la SPARC ABI (Application Binary Interface). Y los ofrece tanto para el puesto de trabajo personal como para el servidor.

ARQUITECTURA SPARC

SPARC no es un modelo de procesador RISC. Es un conjunto de normas que deben observarse para construir y programar un procesador SPARC compatible,.lo que se denomina Arquitectura. La Arquitectura SPARC la definen un conjunto de instrucciones para operar con registros, otras para trasladar esos registros desde y hasta la memoria, un conjunto de registros flexible, (hasta 520 de 32 bits, organizados en ventanas de 32 registros cada una, y el comportamiento (behaviour) del procesador ante situaciones predeterminadas. SPARC no define la organización interna, como interfases de entrada/ salida, memorias cache, unidades de gestión de memoria(MMU).

A partir de esta Arquitectura se pueden construir distintas implementaciones o diseños concretos de procesadores. De este modo, distintos fabricantes de chips construyen procesadores SPARC compatibles, cuya estructura interna es distinta, variando el número de ventanas de registros, con pipelines de 4 o 5 pasos, superescalares, superpipeline, etc. Actualmente, hay 22 licenciatarios de la arquitectura SPARC, 11 fabricantes de semiconductores, 15 implementaciones y 42 fabricantes de sistemas.

ESTRATEGIA DE SISTEMAS BASADOS EN SPARC

Antes de entrar en los detalles de implementaciones SPARC, conviene hacer algunas puntualizaciones sobre los sistemas finales que se pretenden construir y entregar a los usuarios. Esto marca la pauta de las opciones tecnológicas que se han de tomar. A diferencia de otros RISC, que se han diseñado pensando aplicaciones de nicho, SPARC se estableció pensando en dar solución a sistemas de propósito general, desde palmtops, notebooks, sistemas de sobremesa, hasta grandes servidores con capacidad de mainframe. Pero específicamente en sistemas de sobremesa, que son mayoría, interesa construir sistemas de reducido tamaño, económicos, con poco consumo, silenciosos, fiables y con capacidad de expansión. Todo lo anterior y la tecnología disponible, condicionan y dirigen el diseño a implementar. Por ejemplo, pese a existir desde 1990 un procesador SPARC de 65 MIPS realizado con tecnología ECL, se descartó su uso en estaciones de sobremesa por su elevado consumo y disipación de calor. El sistema resultante sería enorme, ruidoso por la ventilación necesaria, sin discos internos, sin capacidad de expansión, o habría que instalarlo en un sistema tipo torre. Además sería caro.

Se pretende ofrecer al usuario típico de ofimática en PC sistemas con toda la funcionalidad de una workstation (multitarea, multiventana, integración con comunicaciones, capacidad de visualización gráfica) a un precio similar a un PC de gama alta, para ser una alternativa real a los PCs actuales. De aquí surge la necesidad de implementaciones del procesador donde el bajo coste del sistema sea el primer criterio de diseño. La solución es un altísimo nivel de integración para reducir al mínimo el número de chips. Simultáneamente se necesitan modelos de alto rendimiento para los usuarios técnicos más exigentes. Sin olvidar el coste, la relación precio/prestaciones, la funcionalidad y flexibilidad.

VARIABLES DE DISEÑO DE SPARC FRENTE A OTRAS ARQUITECTURAS RISC

Set de instrucciones. Es el conjunto de instrucciones que puede entender y ejecutar una arquitectura de procesador. El concepto RISC consiste en que el 20% de las instrucciones CISC son las que realizan más del 80% del trabajo. Ese 20% se implementan en hardware y se optimizan. Es un factor de poca relevancia al comparar arquitecturas RISC.

Técnicas de Pipeline. Consisten en organizar las actividades necesarias para completar la ejecución de una o varias instrucciones en el menor número de ciclos de reloj. Las más conocidas son: SimplePipeline, Harvard, SuperPipeline, Superscalar y Dataflow. Todas ellas se pueden aplicar a los distintos RISC. MIPS ha usado SuperPipeline, POWER es Superscalar, PA-RISC ha usado SimplePipeline y Superscalar, y los diferentes fabricantes de SPARC han aplicado todas. En este momento, casi todos los fabricantes van hacia la técnica Superscalar, que permite ejecutar varias instrucciones por ciclo de reloj. El chip SuperSPARC, de Texas Instruments y Sun, ejecuta 3 instrucciones por ciclo de reloj (de pico), dando actualmente una media estimada de 1,7 instrucciones por ciclo, cifra que irá mejorando con la optimización de los compiladores.

Frecuencia del reloj. Si el diseño del chip lo soporta, los aumentos en la velocidad del reloj producen automáticamente un incremento proporcional del rendimiento. El inconveniente es un mayor coste del sistema: se requieren memorias de menos nanosegundos, más caras, la tasa de rechazos en la producción de chips es mayor, todos los circuitos auxiliares se encarecen, el circuito disipa más calor y hacen falta una fuente de alimentación y un ventilador más potentes. Una ventaja clara de la técnica Superscalar es que permite diseñar procesadores de alto rendimiento trabajando a frecuencias bajas, manteniendo bajos los costes de circuitería, memorias, etc.

Nivel de Integración. ¿En cuántos chips se instalan los bloques funcionales necesarios (CPU, FPU, MMU, control de cache, control de memoria, control de bus de E/S)? Esta medida no tiene que ver con el rendimiento, pero sí con el coste y la f