HP prepara nuevas implementaciones de su arquitectura PA-RISC

Si bien desde el pasado mes de diciembre Hewlett-Packard ha estado dando flashes casi constantes de las innovaciones que se estaban llevando a cabo en sus laboratorios con respecto a su arquitectura PA-RISC, ha sido la pasada semana cuando el propio Jan Silverman, director de marketing tecnológico de la compañía, desveló sobre qué pilares se desarrollará a partir de ahora, y hasta 1998, la estrategia de HP en cuanto a tecnología PA-RISC. Cuatro desarrollos básicos, que cubren desde las gamas de producto más bajas, hasta las plataformas superescalares, serán las bazas a jugar por parte del fabricante norteamericano para luchar frente a dos de sus más importantes competidores, PowerPC (IBM, Motorola y Apple) y Pentium (Intel).

El procesador 7200, diseñado para ofrecer una solución asequible en multiproceso simétrico, será implementado en las familias 700 y 800, que han sido diseñadas especialmente para incorporar el microprocesador. La innovación más importante que presenta este 7200 es una mayor anchura de banda, así como una menor latencia que la de los actuales diseños similares. Además, el procesador incorpora procesamiento pipeline dual de enteros y soporte de datos bi-endian, lo que permitirá a los sistemas que lo incorporen, soportar Windows NT. Este producto será presentado oficialmente a finales de este mes, y los sistemas que lo incorporan no estarán disponibles, como mínimo, hasta dentro de unos doce meses, siguiendo la tradición de este fabricante.

El segundo de los productos, una actualización a 125 Mhz del actual PA-7150, está siendo probado actualmente en los laboratorios de HP, y será presentado como la cuarta generación de productos de placa compatible binaria para la línea 700.

Por lo que respecta a la arquitectura superescalar, HP trabaja actualmente en dos nuevos diseños. El primero de ellos, el PA-8xxx, que según la compañía estará listo para el año próximo, será capaz de ejecutar cuatro instrucciones por ciclo de reloj, podrá trabajar por encima de los 200 Mhz e incluirá una interconexión de memoria de frecuencia de banda más alta para sistemas cluster. La serie de microprocesadores PA-9xxx, es la última generación prevista hasta ahora por la compañía. Será compatible de forma binaria con la gama anterior y eliminará de su diseño el circuito encargado de chequear el correcto funcionamiento del mismo cuando se están ejecutando múltiples instrucciones. En su lugar, dicho control será ejercido por compiladores diseñados específicamente para la nueva arquitectura. Según manifestó Silverman durante la presentación de este producto, la clave de su éxito está, sin duda ninguna, en estos compiladores. Para describir las nuevas capacidades de esta familia, Silverman hizo una comparación entre lo que representa la arquitectura RISC frente a la tradicional arquitectura CISC; la misma que existe entre las técnicas de proceso superescalar y superparalelo, sin embargo a diferencia de la necesaria transición entre CISC y RISC los microprocesadores de proceso superparalelo no necesitan necesariamente ser sustituidos en todos los casos por los de proceso superescalar, ya que en ambas arquitecturas funcionarán las mismas librerías de software.

En el fondo de toda esta estrategia de nuevas tecnologías, HP no oculta que existe un deseo de hacer frente a las nuevas generaciones de microprocesadores de reciente aparición PowerPC y Pentium. En este sentido, Jan Silverman, no pudo hacer comparaciones con el primero de ellos, ya que aún no existen productos que los incorporen, pero no se privó sin embargo de comentar respecto a Pentium que mientras que el centro de la estrategia de Intel como compañía es hacer procesadores más baratos, la nuestra es fabricar sistemas más baratos con los más altos rendimientos posibles].